http://big5.nikkeibp.com.cn/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/cgi-bin/news/semi/65024-20130305.html
阿爾特拉與英特爾合作，
「按產品區分對待14nm和20nm技術」
圖1：接受採訪的阿爾特拉產品和企業行銷及技術服務副總裁Vince Hu。（點擊放大）
圖2：阿爾特拉採用的英特爾14nm製程三柵極技術。（點擊放大）
大型FPGA供應商阿爾特拉與全球最大規模的半導體企業英特爾日前宣佈，雙方已達成一致，阿爾特拉今後的FPGA產品將採用英特爾的14nm製程三柵極工藝技術製造(參閱本站報導1，本站報導2)。
身為無廠半導體供應商的阿爾特拉此前是委託全球最大規模的矽代工企業台積電來生產FPGA。
本站記者就阿爾特拉此次決定的背景以及今後的預測等，電話採訪了阿爾特拉產品和企業行銷及技術服務副總裁Vince Hu。
（採訪人：大石 基之，《日經製造》）
問：
阿爾特拉的發佈資料顯示，14nm產品將採用英特爾的三柵極工藝，而20nm產品將採用台積電的平面工藝，強調了工藝技術的組合。對此我個人的理解是，在同一時期根據產品種類的不同區分使用14nm技術和20nm技術，是這樣嗎？
Hu：
對，就是這個意思。
英特爾為阿爾特拉啟動14nm製程的量產後，並不是說我們所有的產品都會採用14nm製程製造。當然，本公司的高功能、高性能FPGA需要14nm製程三柵極的性能。但另一方面，以低成本為賣點的FPGA等產品與高功能、高性能FPGA相比，就不需要那麼尖端的半導體技術了。這是因為，在電路規模並不太大但I/O數量較多的半導體中，即使利用尖端半導體技術縮小了電路面積，也無法縮小I/O部分，因此有些時候無法削減晶片面積。這種「I/O limited」產品有時無需14nm製程，利用20nm製程半導體技術製造最合適。甚至根據電路規模的不同，也許有的產品連20nm製程都沒必要，用 28nm製程就足夠了。今後將迎來根據產品區分使用不同工藝技術節點的時代。
問：
阿爾特拉此前常在同一技術集合中區分使用多種工藝選項。例如在28nm製程中，面向高性能、高功能的FPGA使用28nm High Performance（28HP）工藝技術，而面向低成本FPGA使用28nm Low Power（28LP）工藝技術。阿爾特拉此次決定採用的英特爾的14nm三柵極工藝將會採用哪種工藝選項。
Hu：
我們採用的英特爾工藝選項只有一種，那就是英特爾的微處理器用標準工藝。利用該標準工藝的好處是，在英特爾于全球建設的任何一家工廠都能製造出品質和特性鮮有不均的FPGA。
問：
像台積電這樣的矽代工企業會為阿爾特拉這樣的大客戶分配專用生產線等，以確保客戶所需的產能。
而像英特爾這樣自己也有半導體產品的半導體企業，有時可能會根據供求平衡，優先生產自家的產品。
對於這種可能性，英特爾是否向阿爾特拉做了「量」的保證？
Hu：
首先，英特爾採取的是在多家半導體工廠使用同一工藝技術的「Copy Exactly」戰略，這樣就可以在多家工廠製造相同的產品，因此本來就很難出現產能不足的問題。
而且，與英特爾生產的微處理器的數量相比，我們所需的 FPGA的數量並不多。
從這些方面來考慮，應該能確保我們所需的量。
不過，我們在14nm製程方面選擇英特爾作為合作夥伴並不是站在該公司是否為專業矽代工企業的立場，而是在思考哪家企業擁有最適合開發新一代產品的技術時，答案只有英特爾。
問：
請介紹一下阿爾特拉與台積電的合作關係。
兩公司共同開發出了可實現異構3D（3DIC）的CoWoS（Chip-on-Wafer-on-Substrate）工藝技術。雙方的關係今後會如何發展？
Hu：
阿爾特拉已經宣佈在20nm製程FPGA中導入異構3D技術。
這是利用3D連接晶片的方法，將FPGA、ASIC、記憶體和光模組等集成在同一封裝中的技術。的確，CoWoS是台積電的技術，我們會在20nm製程中採用該技術實現異構3D。
而在14nm製程中，會採用英特爾的封裝技術實現異構3D。
英特爾也擁有自主開發的世界級3D封裝技術，我們可以利用該技術。
■相關報導
阿爾特拉副總裁：「14nm製程FPGA的代工只委託英特爾」
阿爾特拉下一代FPGA將採用英特爾14nm三柵極工藝
Altera回顧並展示28nmFPGA軟硬體技術及方案